Tại sao việc làm phẳng bề mặt lại quan trọng trong sản xuất chất bán dẫn
Trong thế giới phức tạp của sản xuất chất bán dẫn, nơi các bóng bán dẫn được đo bằng nguyên tử và mạch điện được khắc bằng ánh sáng, một quy trình cơ bản củng cố toàn bộ nỗ lực: làm phẳng bề mặt. Thường hoạt động âm thầm, nó là yếu tố thúc đẩy thầm lặng Định luật Moore và nỗ lực không ngừng hướng tới những con chip nhỏ hơn, nhanh hơn và mạnh hơn. Nếu không có sự phẳng hóa hiệu quả, vi điện tử hiện đại như chúng ta biết sẽ đơn giản là không thể thực hiện được.
Vấn đề: Một cơn ác mộng về địa hình
Quá trình xây dựng một mạch tích hợp (IC) không phải là một quá trình phẳng. Đó là một loạt các bước cộng và trừ-lắng đọng các lớp kim loại cho các mối nối, vật liệu cách điện như silicon dioxide và các tính năng tạo khuôn bằng phương pháp quang khắc quang khắc. Mỗi chu kỳ lắng đọng và ăn mòn tạo ra địa hình bề mặt ngày càng không đồng đều.
Hãy tưởng tượng việc xây dựng một cảnh quan thành phố-nhiều lớp. Sau khi xây dựng bộ kết cấu đầu tiên (bóng bán dẫn), bạn đổ nền để cách điện chúng (lớp điện môi). Bề mặt mới này bây giờ là đồi núi, phản chiếu các hình dạng bên dưới. Cố gắng xây dựng một hệ thống công trình mới tốt hơn ngay trên những ngọn đồi này sẽ là một thảm họa. Điều này cũng đúng với việc chế tạo chip.
Sự không đồng đều này đặt ra ba thách thức chính:
1. Hạn chế về độ sâu tiêu điểm (DoF) trong in thạch bản:Quang khắc, quá trình "in" các mẫu mạch lên tấm bán dẫn, đòi hỏi một bề mặt cực kỳ phẳng. Ánh sáng được sử dụng có độ sâu tiêu cự cực kỳ nông. Nếu bề mặt có những biến đổi đáng kể, một số khu vực sẽ được lấy nét trong khi những khu vực khác sẽ bị mờ, dẫn đến mạch điện không đúng định dạng hoặc bị hỏng. Khi kích thước tính năng giảm xuống nanomet, dung sai này gần như bằng không.
2. Các vấn đề về phạm vi bảo hiểm theo bước trong quá trình luyện kim hóa:Khi phủ các lớp tiếp theo, đặc biệt là kim loại cho các mối nối, bề mặt gồ ghề sẽ gây ra vấn đề. Kim loại lắng đọng trên bậc thang dốc có thể trở nên quá mỏng ở các góc, tạo ra điểm yếu có thể dẫn đến hiện tượng di chuyển điện và cuối cùng là hỏng mạch. Phạm vi phủ sóng kém cũng có thể gây ra các khoảng trống, làm đứt hoàn toàn kết nối điện.
3. Tăng độ phức tạp của kết nối:Các chip hiện đại có thể có hơn 15 lớp kết nối kim loại. Nếu không làm phẳng từng lớp trước khi thêm lớp tiếp theo, địa hình tích lũy sẽ trở nên cực kỳ khó quản lý, khiến cho việc chế tạo các lớp cao hơn một cách chính xác là không thể.
Giải pháp: Đánh bóng cơ học hóa học (CMP)
Câu trả lời của ngành cho thách thức này là Đánh bóng/Làm phẳng cơ học hóa học (CMP). CMP là một kỹ thuật lai kết hợp ăn mòn hóa học với mài mòn cơ học để đạt được độ phẳng tổng thể-làm phẳng toàn bộ bề mặt tấm bán dẫn.
Hành động hóa học:Một loại bùn có chứa các hóa chất như chất oxy hóa, chất oxy hóa, được bôi lên tấm bán dẫn. Điều này làm mềm hoặc biến đổi lớp trên cùng của vật liệu (ví dụ, chuyển đồng thành oxit mềm hơn).
Hành động cơ học:Sau đó, một miếng đánh bóng đánh bóng sẽ mài mòn vật liệu đã được làm mềm một cách máy móc, quét sạch nó. Áp suất của miếng đệm được kiểm soát cẩn thận để đảm bảo tốc độ loại bỏ đồng đều trên các điểm cao và thấp, cuối cùng mang lại bề mặt phẳng hoàn hảo,{1}}như gương.
CMP không phải là một quy trình đơn lẻ mà được áp dụng có chọn lọc cho các vật liệu khác nhau:
CMP STI:Để cách ly các bóng bán dẫn bằng cách làm phẳng các oxit cách ly rãnh nông.
ILD CMP:Làm mịn Làm mịn các lớp Điện môi (cách điện) giữa các lớp -.
CMP vonfram:Để loại bỏ vonfram dư thừa khỏi các "phích cắm" tạo thành các tiếp điểm dọc giữa các lớp.
CMP đồng:Nền tảng của công nghệ kết nối hiện đại, được sử dụng trong quy trình Damascene để tạo ra các dây đồng dát.
Tác động quan trọng của việc lập kế hoạch hiệu quả hiệu quả
Việc lập kế hoạch hiệu quả không chỉ mang lại sự tiện lợi; nó là một yêu cầu cơ bản cho các nút bán dẫn tiên tiến.
1. Kích hoạt kết nối đa cấp-:CMP cho phép xếp chồng hàng chục lớp dây kim loại, cho phép định tuyến ba chiều phức tạp cần có trong hàng tỷ bộ xử lý bóng bán dẫn và chip bộ nhớ ngày nay.
2. Cải thiện năng suất và độ tin cậy:Bằng cách loại bỏ các khiếm khuyết về cấu trúc liên kết, CMP giảm đáng kể tình trạng đoản mạch, kết nối hở và các cơ chế hỏng hóc khác. Bề mặt phẳng hơn trực tiếp mang lại năng suất sản xuất cao hơn và sản phẩm cuối cùng đáng tin cậy hơn.
3. Tạo điều kiện cho việc mở rộng quy mô thiết bị:Mọi thế hệ tiếp theo của công nghệ bóng bán dẫn nhỏ hơn đều phụ thuộc vào kỹ thuật in thạch bản ngày càng chính xác, chẳng hạn như Tia cực tím cực tím (EUV). Các hệ thống này thậm chí còn có các ràng buộc DoF chặt chẽ hơn, khiến độ phẳng hoàn hảo do CMP cung cấp hoàn toàn không-có thể thương lượng được.
4. Tăng cường hiệu suất điện:Bề mặt mịn hơn giúp giảm độ trễ tín hiệu (độ trễ RC) trong các kết nối và giảm thiểu rò rỉ dòng điện, góp phần mang lại tốc độ chuyển mạch nhanh hơn và mức tiêu thụ điện năng thấp hơn.
Phần kết luận
Mặc dù thường bị lu mờ bởi những đột phá trong kỹ thuật in thạch bản hoặc thiết kế bóng bán dẫn, việc làm phẳng bề mặt thông qua CMP vẫn là một trong những quy trình quan trọng và được lặp lại nhiều nhất trong nhà máy bán dẫn. Đây là bước thiết yếu giúp làm sạch địa hình phức tạp được tạo ra trong quá trình chế tạo, cung cấp tấm bạt phẳng, nguyên sơ để có thể tạo ra lớp kỳ quan vi mô tiếp theo. Khi chúng ta tiến sâu hơn vào kỷ nguyên mở rộng quy mô angstrom-và kiến trúc chip 3D, vai trò của các kỹ thuật lập kế hoạch tiên tiến sẽ ngày càng trở nên quan trọng, tiếp tục củng cố tiến bộ công nghệ đã định hình nên thế giới hiện đại của chúng ta.
